注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

眼睛想旅行

技术就是我的生命与信仰!

 
 
 

日志

 
 
关于我

精通C,C++,python,Erlang。并熟悉各种其他编程语言,用cocos2dx游戏引擎作过几个项目。会MySQL增删改查,了解OpenGL渲染原理。懂单片机,能设计数字电路系统,会画电路图和设计电路板。喜欢了解最新前沿技术,并持续关注和学习新技术。

网易考拉推荐

晶振(收集)  

2009-02-05 16:53:57|  分类: 默认分类 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

       什么是晶振?

       晶振是石英振荡器的简称,英文名为Crystal,它是时钟电路中最重要的部件,它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率,它就像个标尺,工作频率不稳定会造成相关设备工作频率不稳定,自然容易出现问题。
晶振还有个作用是在电路产生震荡电流,发出时钟信号.

        晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作,以提供稳定,精确的单频振荡。在通常工作条件下,普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率,称为压控振荡器(VCO)。

振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据电路设计,在某个时刻专门完成特定的任务,如果没有一个时序控制的标准时刻,整个数字电路就会成为“聋子”,不知道什么时刻该做什么事情了。

晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振,便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振,而通过电子调整频率的方法保持同步。

晶振通常与锁相环电路配合使用,以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号,可以用与同一个晶振相连的不同锁相环来提供。

电路中,为了得到交流信号,可以用RC、LC谐振电路取得,但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中,必须使用石英晶体振荡电路。石英晶体具有高品质因数,振荡电路采用了恒温、稳压等方式以后,振荡频率稳定度可以达到10^(-9)至10^(-11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。

石英晶振不分正负极, 外壳是地线,其两条不分正负

      晶振的使用

晶振,在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络,电工学上这个网络有两个谐振点,以频率的高低分其中较低 的频率是串联谐振,较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶 振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路,由于晶振等效为电感的频率范围很窄, 所以即使其他元件的参数变化很大,这个振荡器的频率也不会有很大的变化。

      晶振有一个重要的参数,那就是负载电容值,选择与负载电容值相等的并联电容,就可以得到晶振标称的谐振频率。

      一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两端接入晶振,再有两个电容分别接到晶振的两端,每个电容的另一端再接到地,这两个电容串联的容量值就应该等于负载电容,请注意一般IC的引脚都有等效输入电容,这个不能忽略。

      一般的晶振的负载电容为15p或12.5p ,如果再考虑元件引脚的等效输入电容,则两个22p的电容构成晶振的振荡电路就是比较好的选择。

晶振是为电路提供频率基准的元器件,通常分成有源晶振和无源晶振两个大类,无源晶振需要芯片内部有振荡器,并且晶振的信号电压根据起振电路而定,允许不同的电压,但无源晶振通常信号质量和精度较差,需要精确匹配外围电路(电感、电容、电阻等),如需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器,可以提供高精度的频率基准,信号质量也较无源晶振要好。

每种芯片的手册上都会提供外部晶振输入的标准电路,会表明芯片的最高可使用频率等参数,在设计电路时要掌握。与计算机用CPU不同,单片机现在所能接收的晶振频率相对较低,但对于一般控制电路来说足够了。

晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振(谐振)的英文名称不同,无源晶振为crystal(晶体),而有源晶振则叫做oscillator(振荡器)。无源晶振需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振是一个完整的谐振振荡器。

  谐振振荡器包括石英(或其晶体材料)晶体谐振器,陶瓷谐振器,LC谐振器等。

  晶振与谐振振荡器有其共同的交集有源晶体谐振振荡器。

  石英晶片所以能做振荡电路(谐振)是基于它的压电效应,从物理学中知道,若在晶片的两个极板间加一电场,会使晶体产生机械变形;反之,若在极板间施加机械力,又会在相应的方向上产生电场,这种现象称为压电效应。如在极板间所加的是交变电压,就会产生机械变形振动,同时机械变形振动又会产生交变电场。一般来说,这种机械振动的振幅是比较小的,其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率(决定于晶片的尺寸)相等时,机械振动的幅度将急剧增加,这种现象称为压电谐振,因此石英晶体又称为石英晶体谐振器。 其特点是频率稳定度很高。

  石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体振荡器是利用石英晶体的压电效应来起振,而石英晶体谐振器是利用石英晶体和内置IC来共同作用来工作的。振荡器直接应用于电路中,谐振器工作时一般需要提供3.3V电压来维持工作。振荡器比谐振器多了一个重要技术参数为:谐振电阻(RR),谐振器没有电阻要求。RR的大小直接影响电路的性能,也是各商家竞争的一个重要参数。

概述

  微控制器的时钟源可以分为两类:基于机械谐振器件的时钟源,如晶振、陶瓷谐振槽路;基于相移电路的时钟源,如:RC (电阻、电容)振荡器。硅振荡器通常是完全集成的RC振荡器,为了提高稳定性,包含有时钟源、匹配电阻和电容、温度补偿等。图1给出了两种时钟源。图1给出了两个分立的振荡器电路,其中图1a为皮尔斯振荡器配置,用于机械式谐振器件,如晶振和陶瓷谐振槽路。图1b为简单的RC反馈振荡器。

晶振(收集) - ♂苹果 - 眼睛想旅行

图1. 简单时钟源:(a) 皮尔斯振荡器 (b) RC反馈振荡器

机械式谐振器与RC振荡器的主要区别

  基于晶振与陶瓷谐振槽路(机械式)的振荡器通常能提供非常高的初始精度和较低的温度系数。相对而言,RC振荡器能够快速启动,成本也比较低,但通常在整个温度和工作电源电压范围内精度较差,会在标称输出频率的5%至50%范围内变化。图1所示的电路能产生可靠的时钟信号,但其性能受环境条件和电路元件选择以及振荡器电路布局的影响。需认真对待振荡器电路的元件选择和线路板布局。在使用时,陶瓷谐振槽路和相应的负载电容必须根据特定的逻辑系列进行优化。具有高Q值的晶振对放大器的选择并不敏感,但在过驱动时很容易产生频率漂移(甚至可能损坏)。影响振荡器工作的环境因素有:电磁干扰(EMI)、机械震动与冲击、湿度和温度。这些因素会增大输出频率的变化,增加不稳定性,并且在有些情况下,还会造成振荡器停振。

振荡器模块

  上述大部分问题都可以通过使用振荡器模块避免。这些模块自带振荡器、提供低阻方波输出,并且能够在一定条件下保证运行。最常用的两种类型是晶振模块和集成硅振荡器。晶振模块提供与分立晶振相同的精度。硅振荡器的精度要比分立RC振荡器高,多数情况下能够提供与陶瓷谐振槽路相当的精度。

功耗

  选择振荡器时还需要考虑功耗。分立振荡器的功耗主要由反馈放大器的电源电流以及电路内部的电容值所决定。CMOS放大器功耗与工作频率成正比,可以表示为功率耗散电容值。比如,HC04反相器门电路的功率耗散电容值是90pF。在4MHz、5V电源下工作时,相当于1.8mA的电源电流。再加上20pF的晶振负载电容,整个电源电流为2.2mA。

  陶瓷谐振槽路一般具有较大的负载电容,相应地也需要更多的电流。

  相比之下,晶振模块一般需要电源电流为10mA至60mA。

  硅振荡器的电源电流取决于其类型与功能,范围可以从低频(固定)器件的几个微安到可编程器件的几个毫安。一种低功率的硅振荡器,如MAX7375,工作在4MHz时只需不到2mA的电流。 

时钟电路晶振与时钟IC芯片

主板时钟芯片电路提供给CPU,主板芯片组和各级总线(CPU总线,AGP总线,PCI总线,PCIE总线等)和主板各个接口部分基本工作频率,有了它,计算机才能在CPU控制下,按步就班,协调地完成各项功能工作: 1.晶振的工作原理: 主板时钟芯片即分频器的原始工作振荡频率,由石英晶体多谐振荡器的谐振频率来产生,晶振其实是一个频率产生器,他主要把传进去的电压转化为频率信号。提供给分频率一个基准的14.318MHZ的振荡频率,它是一个多谐振荡器的正回馈环电路,也就是说它把输入作为输出,把输出作为输入的回馈频率,象这样一个永无休止的循环自激过程。
   ⒉在主板上常见的时钟晶振:有14.318M(主时钟)与32.768HZ(南桥 旁边的时钟)
⒊时钟IC芯片简介:他主要起着放大频率和缩小频率的作用,他和晶振组合后才能在主板上起作用。我们把他称做为时钟发生器(晶振+时钟IC芯片)
     ⒋时钟发生器的工作原理:时钟我们可以把他定义为各个部件的总线频率速度,他起着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟IC芯片,它的各脚会传出相对应的频率通个时钟IC芯片旁边的电阻(时钟IC芯片旁边左右两边一排的小电阻基本为220=22欧,330=33欧).而内存,与AGP这些高速的时钟是由北桥内部提供给它的,(注有些主板AGP时钟不是由北桥提供的)将频率信号分配到主板各个部件,如(PCI 33M,CPU 100M133M200M   I/O 48M和14M,南桥33M &14M北桥100M7&133M&200M 
时钟IC芯片
     上面讲到了时钟的产生,那他是如何工作的接下来我给大家讲解一下时钟IC芯片.时钟IC芯片的工作条件:
①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟IC芯片(贴片电感时钟IC芯片附近就可以找到   因为他比其它帖片要胖一点)。时钟IC芯片早期的供电有2组到3组:2组供电为2.5V与3.3V 3组供电为2.5V与2.8V时钟IC芯片后期的供电有1组到2组:1组为+3.3V 2组为3.3V与2.5V
②PG信号是在启动时输出电压都稳定后再给电脑一个启动信号,让电脑正式启动,而在意外断电时也能及时地送出关机信号让电脑马上停止工作,对电脑的稳定和外设起了很大的保护作用。PG信号基本是通过时钟IC芯片旁边的阻值较大的电阻(10K、4.7K电阻)进入时钟IC芯片内部的(PG要高于1.5V)当供电与PG都正常后时钟IC芯片内部才能正常工作,和晶体一起产生振荡,在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压,由分频器提供。他才能把14.318晶振送来的时钟频率放大或缩小后输给主板的各个部件.                   
时钟电路构架
     上面大家知道了它的各个主成部分后,再来看看它的整个构架图
     PLL是Phase-Locked Loop的缩写,中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统,它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器(Charge Pump)、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系,在PLL的反馈路径或(和)参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示:  
     压控振荡器产生周期性的输出信号,如果其输出频率低于参考信号的频率,鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。如果压控振荡器的输出频率高于参考信号的频率,鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低。低通滤波器的作用是平滑电荷放大器的输出,这样在鉴相器进行微小调整的时候,系统趋向一个稳态。

 负载电容及反馈电阻    

可能有些初学者会对晶振的频率感到奇怪,12M、24M之类的晶振较好理解,选用如11.0592MHZ的晶振给人一种奇怪的感觉,这个问题解释起来比较麻烦,如果初学者在练习串口编程的时候就会对此有所理解,这种晶振主要是可以方便和精确的设计串口或其它异步通讯时的波特率。

问: 我发现在使用晶振时会和它并一个电阻,一般1M以上,我把它去掉,板子仍可正常工作,请问这个电阻有什么用?可以不用吗? 我有看到过不用的!不理解~

答: 这个电阻是反馈电阻,是为了保证反相器输入端的工作点电压在VDD/2,这样在振荡信号反馈在输入端时,能保证反相器工作在适当的工作区。虽然你去掉该电 阻时,振荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了,而且可能会造成振荡电路因工作点不合适而停振。所以千万不要省略此电阻。 这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明.

       和晶振并联的电阻作为负载,一般1M欧。也有和晶振串联的电阻为谐振电阻。.

问:晶振的参数里有配用的谐振电容值。比如说32.768K的是12.5pF;4.096M的是20pF. 这个值和实际电路中晶振上接的两个电容值是什么关系?像DS1302用的就是32.768K的晶振,它内部的电容是6pF的

答: 你所说的是晶振的负载电容值。指的是晶振交流电路中,参与振荡的,与晶振串联或并联的电容值。晶振电路的频率主要由晶振决定,但既然负载电容参与振荡,必 然会对频率起微调作用的。负载电容越小,振荡电路频率就会越高4.096MHz的负载电容为20pF,说明晶振本身的谐振频率<4.096MHz, 但如果让20pF的电容参与振荡,频率就会升高为4.096MHz。或许有人会问为什么这么麻烦,不如将晶振直接做成4.096MHz而不用负载电容?不 是没有这样的晶振,但实际电路设计中有多种振荡形式,为了振荡反馈信号的相移等原因,也有为了频率偏差便于调整等原因,大都电路中均有电容参与振荡。为了 准确掌握晶振电路中该用多大的电容,只要把握晶体负载电容应等于振荡回路中的电容+杂散电容就可以了。你所说的IC中6pF的电容就可看作杂散电容

问:The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How do I calculate the

value of the load capacitors used in my parallel resonant oscillator circuit?

答:Use this formula to approximate the value of capacitors needed:

CL=((C1 x C2) / (C1 + C2)) + Cstray

Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high, the

capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency.

When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance.

问:What is load capacitance?

答:Load capacitance is defined as being the total capacitance present in an oscillator circuit as

measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of

increasing the frequency of a crystal unit. Please see the tutorial section for a complete explanation.

  评论这张
 
阅读(2076)| 评论(4)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017